下载APP
进入原新闻
进入原话题
下载APP
去提问
注册/登录
下载APP
打开澎湃客户端提问
分享
澎湃新闻客户端

浦江头条

集成电路不一定要“集”,这项“反其道而行之”的技术获大奖

澎湃新闻记者 杨帆

2019-05-15 15:38  来源:澎湃新闻

今年获得上海技术发明一等奖的内存芯片有什么来头?
5月15日举行的上海市科学技术奖励大会上,由澜起科技杨崇和牵头完成的“高性能DDR内存缓冲控制器芯片设计技术”获得技术发明奖一等奖,这也是少有的以企业作为独立完成单位的技术发明一等奖获奖项目。
什么是DDR内存缓冲控制器芯片?为什么它能获奖?
内存接口芯片是服务器内存模组(又称“内存条”)的核心逻辑器件,作为服务器CPU存取内存数据的必由通路,其主要作用是提升内存数据访问的速度及稳定性,满足服务器CPU对内存模组日益增长的高性能及大容量需求。
摩尔定律显示CPU与内存的性能差越来越大。  本文图片均由澜起科技提供
根据摩尔定律:当价格不变时,集成电路上可容纳的元器件的数目,每隔18-24个月便会增加一倍,性能也将提升一倍。换言之,每一美元所能买到的电脑性能,将每隔18-24个月翻一倍以上。这一定律揭示了信息技术进步的速度。
过去 20 多年,CPU 性能以每年 60%的增速提升,而内存性能增速每年只有 7%,两者间的性能差距越来越大,严重制约了服务器系统整体性能的提升。
而此次获奖的内存接口芯片,为CPU与内存间的数据交换搭建了一条“高速公路”,提高了内存数据读写带宽,改善了服务器性能。
DDR4全缓冲“1+9”架构被JEDEC(全球微电子产业的领导标准机构)采纳为国际标准。 
杨崇和告诉澎湃新闻(www.thepaper.cn)记者,他们设计的“1+9”分布式缓冲内存子系统框架,突破了DDR2、DDR3的集中式架构设计,创新性采用1颗寄存缓冲控制器为核心,9颗数据缓冲器芯片的分布结构布局;大幅减少了CPU与DRAM 颗粒间的负载,降低了信号传输损耗,解决了内存子系统大容量与高速度之间的矛盾。
“大家提到集成电路,第一反应是‘集’,”杨崇和说,这也带来了一定的问题,内存的传统架构是集中式缓冲方式,在这一模式中,内存缓冲器与CPU是单通道连接,因此数据延迟大,带宽低且功耗集中。
所以他们便“反其道而行之”,其“1+9” 分布式缓冲内存子系统框架由于采用了9颗数据缓冲芯片,因此信号走线短,负载轻,数据延迟小,功耗也相应分散。也正因为这些特点,“1+9”架构已被JEDEC采纳为国际标准,成为DDR4 LRDIMM的标准设计。
杨崇和介绍,澜起科技的核心技术均已申请专利或集成电路布图设计专有权。截至2019年4月1日,公司已获授权的国内外专利达90项,获集成电路布图设计证书39项。
澎湃新闻记者从澜起科技了解到,目前,该DDR4芯片面向全球市场,主要客户为世界知名的内存厂商、服务器厂商等国际一流品牌商,2018年全球市场占有率接近50%,处于领先地位。
责任编辑:高文
图片编辑:胡梦埼
校对:张艳
澎湃新闻,未经授权不得转载。新闻报料:4009-20-4009
打开澎湃新闻APP,阅读体验更佳 打开澎湃新闻APP,查看更多精彩评论
相关推荐
热门推荐